AMD四代霄龙曝光,未来处理器会如何设计?

2021-03-05 07:45 分类:行业新闻 来源:

  依照方案,AMD将在这个月正式发布代号“Milan”(米兰)的第三代霄龙7003系列数据中心处理器。

  这款处理器根据7nm工艺、Zen3架构,最多64中心128线程,支撑八通道DDR4-3200内存、128条PCIe 4.0通道。

1.jpg

  而在第三代产品还没有正式发布的时分,现已有推特博主现已了曝光了AMD第四代霄龙的中心标准:

  AMD第四代霄龙的中心数量最多96个,线程数量最多196个,比现在添加整整50%,内部仍是chiplet小芯片结构,每颗8中心,总计12颗,别的持续一颗IO芯片。内存方面,第四代霄龙支撑新一代DDR5,最高频率达5200MHz,通道数也添加一半的到达12个。功耗规划最高320W,比现在添加40W,一同支撑最高上调到400W(cTDP)。

  接口初次更换为新的SP5 LGA6096,比现在的SP3 LGA4094添加多达2002个触点。

  能够看出,未来的处理器中心越来越多,带宽通道越来越高。可是单个芯片的标准却没有添加。

  处理器从单中心到多中心,到众核,再到chiplet小芯片结构,完结了一轮轮进化。那么未来处理器会怎么规划呢?咱们来看一下。

  单核频率的极限

  核算机最早呈现,是用于军事用处的科学核算,用来破解暗码,核算弹道,做的是单纯的核算使命。相当于一个大型的快速核算器。

  后来,尽管核算速度越来越快,人们发现核算才能,能够使用于商业工作的字处理和信息管理,所以有了字处理软件和数据库软件,为了运转这些软件,便利开发(不然核算机得从底层一步步开发一个软件做字处理或许信息管理)。就有了操作系统。

  一同,核算机硬件也逐渐进化,从分隔的独立元件,进化成了一个超大规模集成电路,也便是咱们所了解的CPU。陈旧的核算机是没有CPU的,是一大堆电子元件来完结今日CPU的功用。后来集成电路开展,有了封装技能,才有咱们看到的芯片。

  开端的CPU都是单中心的。后来为了进步功能,搞多路并行,一开端是把一大堆单中心的大型核算机放到一同联网运转。

  后来,人们发明晰多处理器的主板,在一块电路板上放置多个CPU,在主板上完成互联。

  前期,处理器的进化方向是进步频率,改进微架构。在摩尔定律下,这条路途开端很顺畅。处理器从前期的1MHZ,8MHZ很快就提高到66MHZ、100MHZ。

  而此刻核算机的用处越来越广,操作系统、使用软件、网络的呈现,让核算机敏捷从科学核算、字处理、信息管理扩展到人类社会的各个层面。核算机字处理软件代替纸笔、打字机,表格软件代替手艺制表,财务软件代替手艺记账,数据库系统代替纸质档案……

  需求的指数等级添加,影响技能快速开展,CPU从100MHZ到1Ghz只用了几年。到了2Ghz也非常快。

  可是,很快频率提高就遇到瓶颈,4Ghz再往上就功率越来越大,提高越来越难。提高单核频率的道路到头了。

  100MHZ到1Ghz只用了几年,而1Ghz到10Ghz至今看不到期望,如见最快的处理器便是官方睿频5Ghz多一点,20年前飞跃4超频记载是7Ghz。单核频率提高到头了。

  从多中心到众核

  在高功能核算范畴,人们很早就用多处理器来提高功能,在操作系统和软件层面完结了对多线程处理的优化。

  所以,在单中心频率触摸到天花板之后,处理器开端了多中心的进化。处理器搞多中心,比主板上搞多处理器更好,由于片内通讯比主板上多个处理器之间通讯更快,推迟更低。

  所以,很快CPU,就从单核开展到双核、四核、八核。在进化路途上,英特尔一度参阅GPU的并行核算搞过众核,把几十个功能弱一些的小中心堆到一同来提高功能。在中心之间树立一套高速的网络连接,到达强壮的整体功能。

  可是,这种形式的使用规模很窄,仅限于能大规模并行的科学核算,AI核算,一般服务需求强壮的单中心功能,这种小中心供给不了。

  而真实需求大规模科学核算和AI核算,人们会购买更廉价,小中心更多,核算才能更强的GPU去算。

  这种众核就变成了堆集,搞大规模并行不如GPU性价比高,搞传统的服务器核算,单中心功能太微小。

  最终,英特尔停掉了众核的产品线,把技能用到大中心的堆叠上面,这便是英特尔28中心的至强处理器。

  尽管,比并行核算比不了GPU,是做传统的服务器运算,28中心仍是很强壮的。

  chiplet小芯片的应战

  理论上,多个中心堆到一块芯片里边,各个中心的互联最快,功能最好。可是多个中心堆到一个芯片里边,会大大添加芯片的面积。

  而芯片的面积与良率和本钱密切相关,越大的芯片,造起来越困难。由于一块晶圆上的瑕疵是随机散布的,单个芯片越大,中招的概率越大,合格的芯片越少。所以,大芯片的价格远远高于小芯片。

  AMD关于多中心的解决办法是chiplet小芯片,一块芯片上就放8个中心(Zen2是4个中心),需求多中心,我就把多块小芯片封装到一个基板上面,有些模块不需求7nm工艺,用14nm廉价的工艺做,也封装到一同。

  在基板上面封装,通讯速度不如芯片内,可是比在主板上要好许多。而单CPU主板,比多CPU主板要廉价许多,这种中庸的解决方案,功能适中,价格却要廉价得多。

  英特尔做高功能的28中心处理器,得专门规划一个28中心的架构,测验流片,本钱极高。

  而AMD用小芯片,理论功能弱一点,可是从笔记本电脑到PC到服务器,只需测验出产一种中心就够了。高端产品只需封装多个中心,也有高功能,价格就廉价多了。

  英特尔一看,当然也就学乖了,它在今年底发布代号Sapphire Rapids的第四代可扩展至强,用10nm Enhanced SuperFin制作工艺,Golden Cove CPU架构,也是MCM多芯封装,最多4颗小芯片、60中心120线程(64中心,屏蔽4个,提高良率),集成最多64GB HBM2e高带宽内存,支撑最多8通道DDR5-4800、80条PCIe 5.0,热规划功耗最高400W,接口换成新的LGA4677-X。

  所以,未来一段时间,咱们看到的高功能处理器,都会走chiplet小芯片技能,在基板上堆小芯片,乃至把内存也堆上去,提高功能,降低本钱。